

高電圧半導体モジュール樹脂ケースの汚損耐電圧特性の研究

田辺 茂* 小川友也** 井上和哉***

Study on dielectric characteristics of Contaminated Resin Case For High-voltage Semiconductor Module

Shigeru TANABE, Tomoya OGAWA and Kazuya INOUE

The purpose of this study is to clarify insulation characteristics of contaminated resin case for high-voltage semiconductor modules under dc voltage. Also this study plans to develop a novel design of resin case which has higher insulation performance. 3 kinds of model are prepared for the test made of PBT and PPS resin. The tests were carried out under the conditions of 50 °C and 80%RH. We found out that the design now used for 1700V IGBT maintain enough dielectric strength for 30 years under 0.06mg/cm² contamination. We also evaluated new case models and they showed little improvement.

Key words: creepage insulation, contaminated surface, semiconductor module, resin case

1. 緒 言

近年の電力用半導体オンオフ制御素子は、その設計・製造技術などの進歩により高電圧化がめざましく進展している。例えばトランジスタの低オン電圧特性と MOS-FET の容易な制御性を兼備した IGBT (Insulated Gate Bipolar Transistor) は、現在では耐電圧が 3300V のものまで容易に入手可能になり、産業部門や電力部門で盛んに使用されるようになってきた。^{1), 2)} さらには、シリコンの限界を超えるパワー半導体素子を開発するため、ワイドバンドギャップの炭化ケイ素 (SiC) をはじめとする半導体材料の研究が盛んであり、すでに SiC を用いたショットキーバリアダイオードの小容量品は市販が始まっており、また MOS-FET の試作などが発表されている。^{3), 4)} こうした材料が開発されれば電力用半導体オンオフ制御素子の高耐圧化は一段と進展すると予想される。

一方、パワー半導体素子には平形とモジュール形の形状がある。平形はディスク状で両面から冷却ができることと直列接続が容易という利点があるが、ケースが高価という欠点がある。他方のモジュール形は樹脂製ケースを用い、冷却面と端子を備える面が別々である。この形状は素子の取り付けが容易でケ

ースが安価に製作可能という利点がある反面、樹脂をケースとして使用しているため、絶縁信頼性については十分な注意が必要である。

パワー半導体素子を用いた電力変換装置は海岸近くあるいは鉄鋼の圧延現場など汚損環境の厳しい場所に設置される機会が多い。こうした場所でモジュール形半導体素子を使用すると、端子間が長年の使用により汚損されて部分放電が発生し、絶縁特性が劣化することが懸念される。

本研究の目的は、高電圧半導体モジュールに用いる樹脂ケースの汚損状態での耐電圧特性を明らかにすることであり、特に長期間の課電により耐電圧が低下する特性 (長時間 V-t 特性) を把握することにある。さらには、外形を大型化することなく現状のケースよりも絶縁信頼性の高い、高電圧に長時間耐えることができる樹脂ケースの形状を提案することを目的としている。

2. 対象としたケースとそのモデル

図 1 に 1700V 定格で、1つのケースに2つの IGBT が収納されている 2 in 1 タイプの素子の外形を示す。本研究が対象とするケース外形はこれと同じ寸法とした。このタイプが最も汎用性が高いと考えられるからである。この電圧定格のケースは標準化が図られており、メーカーによる外形の差はほとんどない。

実際に絶縁試験をする場合には、内部に半導体チップが入っている必要はないので、樹脂性ケースと端子のみを模擬したモデルを作成して、試験に用い

原稿受付 平成 19 年 8 月 31 日

* 電気電子工学科

** 電子情報システム工学平成 19 年 3 月終了

*** 電気電子工学科 5 年生




Fig.1 Outline of a 1700V IGBT




Fig.2 Outlines of case models under test




Fig.3 Dimensions of the case model

た。その外形を図2に示す。モデルは端子間の沿面形状を種々変えて作成したが、ここには基本的な3種類を示している。溝なしモデルは端子間が平坦な基本形であり、溝3mmおよび溝6mmモデルは、沿面絶縁距離を伸ばすために端子間にそれぞれ深さ3mmおよび6mmの溝を設けている。図3はモデルの寸法を示す。外形と端子の位置は現状の1700V素子と同じにしてある。

また樹脂は一般に半導体モジュールの材料として用いられているPPS (Poly Phenylene Sulfide) とPBT (Poly Butylene Terephthalate) の2種類を比較した。⁵⁾

3. 試験方法

試験回路を図4に示す。印加電圧は、電圧形インバータでの適用を想定して直流とした。使用した電源は定格10kV-0.2Aである。試料は恒温恒湿器内に置き、周囲条件は50℃-80%RHとした。この条件は一般に屋内に設置される盤の内部環境の最悪を想定している。⁶⁾

汚損条件は主に0.06mg/cm²の等価塩分付着密度としたが、比較のために0.03mg/cm²でもいくつかの試料については試験をした。この汚損度は実際にフィールドで測定した値をもとに決定した。⁶⁾ 表面は、所定の汚損度に相当する汚損液をふでで塗布して自然乾燥させることにより汚損した。⁷⁾

電圧は上昇法により昇圧していき、フラッシュオーバーする電圧を測定した。課電時間は10秒、100秒、10分、30分の4種類とし、試料数は1条件あたり5ヶとした。




Fig.4 Test circuit

4. 試験結果と考察

4.1 材料による絶縁特性の比較

2つの材料それぞれについて、図2に示した3種類のモデルを試験した結果を両対数グラフにまとめると図5と図6のようになった。プロットした各データは5ヶの試料の平均値である。どの試験条件も全て直線で近似でき以下の式で表現できる。

$$E = k t^{-n} \dots (1)$$

ここでE：フラッシュオーバー電圧

k：縦軸の切片、主に沿面形状に依存

n：直線の傾き、主に絶縁材料に依存

各試験条件について、傾きnの値をまとめると表1のようになる。どちらの材料もn値は試料の形状

TABLE 1 Test results

材料	形状	傾きn	傾きnの平均値	傾きnの標準偏差
PPS	溝なし	0.0138	0.0322	0.0133
	溝3mm	0.0451		
	溝6mm	0.0376		
PBT	溝なし	0.0294	0.0326	0.0025
	溝3mm	0.0328		
	溝6mm	0.0355		




Fig.5 Test results of PPS




Fig.6 Test results of PBT

ごとにその値は異なっているが、3種類の平均でみると両者に有意差は見られない。ところがnの標準偏差をみると両者には大きな差があることがわかる。すなわち PPS の材料はn値の試験条件ごとのバラツキが非常に大きい。このことは図5では、3本の直線の傾きが大きく異なってみえることから容易に判断ができる。また、試験後の試料表面を目視で観察すると PPS 樹脂製のモデルのほうが、アーク痕が深く削られるように残ることがわかった。以上の結果より、高電圧半導体モジュールのケース材料としては、PPS よりも PBT の方が優れていると考えられる。

4.2 沿面絶縁距離の影響

図5と図6の結果をV-tカーブにおける切片kについてまとめると表2のようになる。表2にはkと合わせて端子間沿面絶縁距離のデータも示した。表2より、溝を設けたモデルは、沿面絶縁距離が長くなった割合ほどには、耐電圧の改善がなされていないということがわかる。例えば溝6mmのモデルは沿面絶縁距離が溝なしモデルに比べて1.71倍になっているにも関わらず、k値は1.21倍にしかならない

のである。

TABLE 2 relationship between k and creepage distance

形状	材料	切片 k [kV]	k の平均 [kV]	k の比率 (*)	Cd(**) の比率
溝なし	PPS	4.52	4.73	1.00	1.00
	PBT	4.94			
溝 3mm	PPS	5.65	5.47	1.16	1.35
	PBT	5.28			
溝 6mm	PPS	5.65	5.73	1.21	1.71
	PBT	5.81			

(*)比率は溝なしを 1.00 としている
 (**)cd：沿面絶縁距離




Fig.7 Concentration of Electric Field

沿面絶縁距離に比例して耐電圧が改善されない理由の一つが電界の集中であると考えられる。図7に溝6mmモデルの放電痕を○印で示す。端子部周辺とベースプレートに対して垂直なコーナー部に電界が集中して放電痕が認められる。ここでは示さないが、高速度カメラを使用して放電の様子を観測した結果絶縁破壊の前にこれらの部分における部分放電が認められた。

4.3 絶縁信頼性の評価

今回評価した3種類のPBT製モデルについて、その絶縁信頼性を考察する。図6のように得られたV-tカーブから、このカーブを延長することにより長期間経過後のフラッシュオーバー電圧を予測することができる。ここでは、一般に電力機器に求められる設計寿命を考慮して30年後を予測する。その結果を表3に示した。どの形状でも2.7kVから2.8kVのフラッシュオーバー電圧と予想することができた。これは定格電圧の1.7kVの約1.6倍である。さらに、取得したデータのばらつきを正規分布と仮定して、30年後にフラッシュオーバー電圧が1.7kVを超える確率を求めた結果を同じく表3に示した。実用上十分な信頼性で30年後も1.7kVの電圧に耐えると予想することができた。

TABLE 3 Evaluation of insulation reliability

材料	形状	予測耐電圧 [kV]	1.7kVを上回る確率
PBT	溝なし	2.69	99.99
	溝 3mm	2.68	99.99
	溝 6mm	2.79	99.87

4.4 汚損度の影響

以上述べてきた実験は全て等価塩分付着密度 $0.06\text{mg}/\text{cm}^2$ で行った。汚損度の影響を調べるために $0.03\text{mg}/\text{cm}^2$ でも試験を行った。⁸⁾ PBT の樹脂を材料とした試料の結果を $0.06\text{mg}/\text{cm}^2$ の場合と比較して表 4 に示す。表 4 より、傾き n は 3 種類の形状を平均してみると $0.03\text{mg}/\text{cm}^2$ のほうが大きくなっていることがわかる。これは $0.03\text{mg}/\text{cm}^2$ のほうが表面にドライバンドが形成しやすいので部分放電が発生しやすくそのために材料の劣化が早いと推定されるが、原因を特定するには詳細な観察が今後必要である。一方切片 k は $0.03\text{mg}/\text{cm}^2$ のほうが 3 種類のモデルの平均で 11%ほど大きくなっている。これは、k が短時間領域の絶縁破壊電圧を表していることから妥当な結果と考えられる。

TABLE 4 Contamination effects on PBT resin

形状	傾き n		切片 k [kV]	
	0.03 [mg/cm ²]	0.06 [mg/cm ²]	0.03 [mg/cm ²]	0.06 [mg/cm ²]
溝なし	0.0469	0.0294	5.82	4.94
溝 3mm	0.0533	0.0328	6.14	5.28
溝 6mm	0.0345	0.0355	5.81	5.81

5. ケースの高耐圧化の検討

前章で、現状のケース形状でも定格電圧 1.7kV に対する絶縁信頼性は十分であることが明らかになった。しかし今後の SiC などの新素材の登場により、ケース寸法を大きくすることなく従来以上の高電圧に耐えうる樹脂ケースが要求されると予想される。そこで、前章で明らかになった電界集中部分の形状を変更することにより電界を緩和し、 3.3kV 定格の IGBT まで現状の 1.7kV 用のケースと同じ外形で対応できないかを検討することにした。⁹⁾


5.1 改善案モデル

図 8(a), (b), (c) に 3 種の改善案モデルの外形を示す。また図 9, 10, 11 にはそれぞれの寸法図を示す。図 8(a) は溝側面改善モデルと称したもので、ベースプレートに対して垂直になる面と、端子のある平面が形成する直角の部分の電界を緩和することを意図した形状になっている。端子のある平面部に C (平面面取り) をとっているが、理想的には R (曲面面取り) をとりたいところであった。加工性を考慮して C 加工とした。

図 8(b) は溝エッジ改善モデルと称したもので、溝の端部のみを C 加工して電界緩和を図ると共に、さらに電界緩和の効果を高めるために、中央の端子を

島のように孤立させ、その四隅を C 加工した。これにより、ベースプレートに対して垂直のコーナー部同士の絶縁距離を長くすることができる。

図 8(c) は絶縁障壁モデルと称した改善案で、溝の中に障壁を設けることで沿面絶縁距離を約 1.2 倍伸ばし、またアークの進展を阻止することをねらった。障壁の高さは、溝の深さ 6mm の半分の 3mm とした。これは障壁高さが溝深さと同じ場合には、アークが障壁をブリッジして相手端子に伸びることで、溝と障壁の効果が低減することを防止するためである。なお、試料の樹脂材料は 3 種類の改善案すべて PBT とした。



(a) 溝側面改善 (b) 溝エッジ改善 (c) 絶縁障壁
(a) Slot side modified (b) Slot edge modified (c) Barrier added

Fig.8 Three types of modified model




Fig.9 Slot side modified model




Fig.10 Slot edge model




Fig.11 Barrier added model

5.2 試験方法

試験は3章で述べた方法と全く同様に行った。

5.3 試験結果

3種類の改善モデル試験結果をまとめて図12に示す。また得られたV-tカーブから傾きnと切片kの値を求めたものを表5に示す。表には参考として、溝6mmモデルの結果も合わせて示している。




Fig.12 Test results of modified models

TABLE 5 Comparison of k and n

モデル形状	傾き n	切片 k [kV]
溝 6 mm	0.0355	5.72
溝側面改善	0.0304	5.15
溝エッジ改善	0.0559	5.8
絶縁障壁	0.0478	5.83

5.4 改善モデルの評価

得られた結果から、30年後の予想耐電圧とフラッシュオーバー電圧が1.7kVを上回る確率を求めると表6のようになる。この表からどの改善モデルも溝6mmのモデルに比較して絶縁特性が改善されたとはいえないことがわかる。以下にそれぞれのモデルについての問題点を考察する。

TABLE 6 Evaluation of insulation reliability

試料	予測耐電圧 [kV]	1.7kVを上回る確率
溝 6mm	2.79	99.9
溝側面改善	2.75	99.0
溝エッジ改善	1.83	79.1
絶縁障壁	2.17	97.4

溝側面改善モデルは切片kが溝6mmモデルより10%も低下した。この理由は高速度カメラによるアークの進展具合の観測から明らかになった。図13に代表的なアークの進展の様子を示す。時刻5msから電界緩和のために設けた溝の斜めの面にアークが走り、それが時間と共に大きくなって最終的に全路破壊へと進展していく様子が明瞭に示されている。つまり、溝6mmモデルでは端子のある面に対して垂直な面が6mmあったのに対して、この改善モデルでは垂直な面の半分が斜めの傾斜面となったためこの部分にアークが走りやすくなったのである。

溝エッジ改善モデルは、V-tカーブの傾きnが他のモデルに比べて非常に大きくなったので、30年後の予想耐電圧が低い値となった。切片kは溝6mmモデルと差はほとんどない。つまり、長時間領域でのフラッシュオーバー電圧の低下の割合が、溝エッジ改善モデルは大きいといえる。その原因は、電界緩和の目的で行った溝エッジ部のC面取りであった。試験後に試料を観察すると、図14に示すようにC面取りした部分に放電痕が認められた。面取りをした分だけ、電界集中部と端子との距離が近づき、かえって逆効果となりn値を大きくしてしまったと考えられる。

絶縁障壁モデルもnとkの傾向は溝エッジ改善モデルと同様に、両者ともに値が大きくなった。これは、短時間フラッシュオーバーに対しては障壁が有効に作用して耐電圧を向上させたが、長時間領域では障壁がアークのバリアとして効果を発揮していないためと考えられた。これを確認するため、高速カメラ




Fig.14 Arc trace after flash-over

により、アークの進展具合を観察した。これによってアークが端子から絶縁障壁の上端を經由して反対側の端子へ延びていく様子を確認できた。現状の端子間距離では、端子間に絶縁障壁を設けてアークのバリア効果を発揮させるのは困難であることが確認できた。

6. ま と め

高電圧半導体モジュールの樹脂ケースは、今後さらに高耐圧化が求められると予想されることから、その汚損時の直流電圧に対する耐電圧特性を実験により求めた。その結果現状のケースの形状および材料は、1.7kV という現状の電圧定格に対して、現実的な汚損条件下において、一般に求められている 30 年という長期間の絶縁信頼性を満たすことを明らかにした。

また今後の更なる高耐圧化に、ケース外形を大きくすることなく対応することを検討するため、3 種類

の改善モデルを提案した。試験の結果、提案したモデルは現状の形状と比較して絶縁特性は顕著には改善されないことが明らかになった。しかしこの検討から改善のためにはベースプレートと垂直な面の長さが重要であり、端子間の絶縁障壁は現状の絶縁距離では効果がないなどの知見を得ることができた。

今後は、現状の外形寸法を増加させる絶縁信頼性を向上させる対策の検討を更に進める予定である。

参 考 文 献

- 1) Infineon HP, <http://www.infineon.com>
- 2) 東芝半導体社 HP, <http://www.semicon.toshiba.co.jp>
- 3) 土田秀一, 辻 崇 他: 高速成長 4H-SiC エピタキシャル単結晶膜を用いた高電圧ショットキーダイオードの開発, 電気学会論文誌 B, 122 巻 5 号 (2002) 637-643
- 4) 大井健史, 今泉昌之: 大幅な損失低減を実現した SiC インバータ, OHM, (2006) 8-9
- 5) W.W.Sheng and R.P.Colino: "Power Electronics Modules", CRC Press p.p84-90 (2005)
- 6) S.Tanabe, et.al: "Insulation Characteristics of Water Cooled Thyristor Valve for HVDC Transmission" 電気学会論文誌 B, 117 巻 6 号, (1997)
- 7) 絶縁試験法ハンドブック 電気学会 pp287-297 (1971)
- 8) 小川友也, 田辺茂: 半導体モジュールパッケージの汚損耐電圧特性の検討, 平成 17 年電気学会電力・エネルギー部門大会 No. 405 (2005)
- 9) 小川友也, 田辺茂: 半導体モジュールパッケージの汚損耐電圧特性の検討-第 2 報 沿面形状の検討-, 平成 18 年電気学会電力・エネルギー部門大会 No. 289 (2006)




Fig.13 Arc progress during flash-over